This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-152551 (P2003-152551A)

(43)公開日 平成15年5月23日(2003.5.23)


(51) Int.Cl. ⁷		識別記号	F I	テーマコード(参考)	
H 0 3 M	13/27		H 0 3 M 13/27	5 J 0 6 5	
	13/23		13/23	5 K O 1 4	
	13/29		13/29	5 K 0 2 2	
H 0 4 B	1/707	**	H 0 4 L 1/00	F	
H04L	1/00		H 0 4 J 13/00	D	
			審査請求 有	請求項の数18 OL (全 18 頁)	
(21)出願番号		特願2001-353675(P2001-353675)	(71) 出願人 000004237		
			日本電祭	気株式会社	
(22)出願日		平成13年11月19日(2001.11.19)	東京都洋	港区芝五丁目7番1号	
			(72)発明者 丸 次	夫	
			東京都洋	港区芝五丁目7番1号 日本電気株	
			式会社	内	
			(74)代理人 1001055	511	
			弁理士	鈴木 康夫 (外1名)	
			Fターム(参考) 5J0	065 AA01 AA03 AB01 AC02 AD10	
				ACOG AHO2 AHO3 AHOG AHO9	
				AH21	
		•	5 K C	014 AA01 BA10 FA16 HA10	
			5K0	022 EE02 EE31	

(54) 【発明の名称】 インターリービング順序発生器、インターリーバ、ターポエンコーダ、及びターボデコーダ

(57)【要約】

【課題】 移動体通信システムに用いられるターボデコーダの内部インターリーバを、比較的少ないメモリ容量により実現する手段を提供する。

【解決手段】 データ長を、素数pをベースにした長さpでR個のブロックとし、p-1とは互いに素なるR個の異なる整数 $q_0,q_1,q_2,\cdots q_{R-1}$ を生成し、標数が前記素数pの有限体の元を、原始元レに対し前記整数の冪乗としてそれぞれ $\nu^q_0,\nu^q_1,\nu^q_2,\cdots \nu^q_{R-1}$ (mod p)のごとく生成し、これを前記有限体上で j 乗してそれぞれ $(\nu^q_0)^j,(\nu^q_1)^j,(\nu^q_2)^j,\cdots (\nu^q_{R-1})^j$ (mod p)を実時間で生成する手段201を備え、第0の順序入れ替えは、ブロック入れ替えパターン記録手段205からの出力をp倍した値に 1 を順次足し合わせて行い、第 j の順序入れ替えは、前記手段205からの出力を p 倍した値に前記手段201で生成した値を実時間で順次足し合わせる操作を、j=1~(p-2)において繰り返す。



20

1

【特許請求の範囲】

【請求項1】 データ長を、素数 p をベースにした長さ p で R 個のブロックとし、p-1 とは互いに素なる R 個の異なる整数 q_0 , q_1 , q_2 , · · · · q_{R-1} を生成する手段と、標数が前記素数 p の有限体の元を、原始元レに対し前記 q_0 , q_1 , q_2 , · · · · q_{R-1} の 冪乗としてそれぞれレ q_0 , ν q_1 , ν q_2 , · · · · ν q_{R-1} (mod p) のごとく生成し、記憶 する手段と、

前記 ν^{α_0} , ν^{α_1} , ν^{α_2} , \cdots $\nu^{\alpha_{R-1}}$ (mod p)を前記有 限体上で j 乗してそれぞれ(ν^{α_0}) j, (ν^{α_1}) j, (ν^{α_2}) j, \cdots ($\nu^{\alpha_{R-1}}$) j (mod p)を生成する手段と、前記ブロックの入れ替えを行う為の予め決められたブロック入れ替えパターンを生成または記録する手段と、第0の順序入れ替えにあたっては、前記ブロック入れ替えパターンを生成または記録する手段からの出力を p倍した値に 1 を順次足し合わせて行い、第 j の順序入れ替えにあたっては、前記ブロック入れ替えパターンを生成または記録する手段からの出力を p倍した値に前記生成 した(ν^{α_0}) j, (ν^{α_1}) j, (ν^{α_2}) j, \cdots ($\nu^{\alpha_{R-1}}$) j (mod p)を順次足し合わせる操作を、 $j=1\sim$ (p-2) において繰り返す手段と、を備えていることを特徴とするインターリービング順序発生器。

【請求項2】 前記 $j=1\sim (p-2)$ の繰り返しに際して、前記生成及び記憶した $\nu^2q_0,\nu^2q_1,\nu^2q_2,\cdots$ $\nu^2q_{R-1} (\text{mod } p)$ を順次有限体における高速乗算器に入力することによって前記 $(\nu^2q_0)^j,(\nu^2q_1)^j,(\nu^2q_2)^j,\cdots$ $(\nu^2q_{R-1})^j (\text{mod } p)$ の値を逐次的に更新する手段を有することを特徴とする請求項1に記載のインターリービング順序発生器。

【請求項3】 前記j=p-1において前記 $(\nu^q_0)^j$, 30 $(\nu^q_1)^j$, $(\nu^q_2)^j$, · · · $(\nu^q_{R-1})^j$ (mod p)に相当 する値を全て0とする手段を有することを特徴とする請求項1または2に記載のインターリービング順序発生器。

【請求項4】 データ長を、素数 p をベースにした長さ p-1 で R 個のブロックとし、p-1 とは互いに素なる R 個の異なる整数 q_0 , q_1 , q_2 , · · · · q_{R-1} を生成する手段 と、

標数がpの有限体の元を、原始元 ν に対し前記 $q_0,q_1,q_2,\cdots q_{R-1}$ の冪乗としてそれぞれ $\nu^2 q_0,\nu^2 q_1,\nu^2 q_2,\cdots \nu^2 q_{R-1}$ (mod p)のごとく生成及び記憶する手段と、

前記 ν^2 q₀, ν^2 q₁, ν^2 q₂,··· ν^2 q_{R-1} (mod p)を有限体上でj乗してそれぞれ(ν^2 q₀)^j,(ν^2 q₁)^j,(ν^2 q₂)^j,···(ν^2 q_{R-1})^j(mod p)を生成する手段と、

前記ブロックの入れ替えを行う為の予め決められたブロック入れ替えパターンを生成または記録する手段と、第0の順序入れ替えにあたっては、前記ブロック入れ替えパターンを生成または記録する手段からの出力をp-1倍した値に1を順次足し合わせて行い、第jの順序入 50

れ替えにあたっては、前記ブロック入れ替えパターンを 生成し記憶する手段からの出力をp-1 倍した値に前記 生成した(ν^q_0) j ,(ν^q_1) j ,(ν^q_2) j ,···(ν^q_{R-1}) j (mod p)を順次足し合わせる操作を、j=1~(p-2)において繰り返す手段と、を備えていることを特徴とするインターリービング順序発生器。

【請求項5】 前記順次足し合わせを行った値に対し1 を減算する手段を有することを特徴とする請求項4に記載のインターリービング順序発生器。

【請求項6】 前記j=1~(p-2)の繰り返しに際して、前記生成及び記憶した ν^2 q₀, ν^2 q₁, ν^2 q₂,··· ν^2 q_{R-1} (mod p)を順次有限体における高速乗算器に入力することによって前記(ν^2 q₀) ν^2 j,(ν^2 q₁) ν^2 j,···(ν^2 q_{R-1}) ν^2 j(mod p)の値を逐次的に更新する手段を有することを特徴とする請求項4または5に記載のインターリービング順序発生器。

【請求項7】 データ長を、素数 p をベースにした長さ p+1 で R 個のブロックとし、p-1 とは互いに素なる R 個の異なる整数 q_0 , q_1 , q_2 , · · · q_{R-1} を生成する手段 と、

標数が前記素数 pの有限体の元を、原始元 ν に対し前記 $q_0,q_1,q_2,\dots,q_{R-1}$ の冪乗としてそれぞれ ν^2 p_0,ν^2 $p_$

前記 ν^2 $_{q_0}$, ν^2 $_{q_1}$, ν^2 $_{q_2}$,··· ν^2 $_{q_{R-1}}$ (mod p)を前記有限体上で j 乗してそれぞれ(ν^2 $_{q_0}$) 2 j,(ν^2 $_{q_2}$) 2 j,···(ν^2 $_{q_{R-1}}$) 2 j(mod p)を生成する手段と、前記ブロックの入れ替えを行う為の予め決められたブロック入れ替えパターンを生成または記録する手段と、

第0の順序入れ替えにあたっては、前記ブロック入れ替えパターンを生成または記録する手段からの出力をp+1 倍した値に1 を順次足し合わせて行い、第j の順序入れ替えにあたっては、前記ブロック入れ替えパターンを生成または記録する手段からの出力をp 倍した値に前記生成した(ν^q ν^q

【請求項8】 前記 $j=1\sim (p-2)$ の繰り返しに際 40 して、前記生成及び記憶した $\nu^{\alpha_0}, \nu^{\alpha_1}, \nu^{\alpha_2}, \dots$ $\nu^{\alpha_{R-1}}$ (mod p)を順次有限体における高速乗算器に入力 することによって前記 $(\nu^{\alpha_0})^{-1}$, $(\nu^{\alpha_1})^{-1}$, $(\nu^{\alpha_2})^{-1}$, \dots $(\nu^{\alpha_{R-1}})^{-1}$ (mod p)の値を逐次的に更新する手段 を有することを特徴とする請求項7に記載のインターリービング順序発生器。

【請求項9】 j=p-1において前記(ν^{q_0}) $^{-1}$,(ν^{q_0}

ίθ 【請求項10】 j=ρにおいて前記(ν^qθ)^j,(ν^

09/10/2004, EAST Version: 1.4.1

 q_1) $^{-}$ j, $(\nu^{-}q_2)^{-}$ j, \cdots $(\nu^{-}q_{R-1})^{-}$ j(mod p)に相当する値を全て pとする手段を有することを特徴とする請求項 $7\sim9$ のいずれかに記載のインターリービング順序発生器。

【請求項11】 前記インターリービング順序発生器からの出力信号がインターリーバ対象範囲を超えた場合、該信号をスキップして次の該範囲内の信号を使用する手段を有することを特徴とする請求項1~10のいずれかに記載のインターリービング順序発生器。

【請求項12】 前記有限体における高速乗算器を複数 10個備之、前記(ν^q_0) $^\circ$ j,(ν^q_1) $^\circ$ j,(ν^q_2) $^\circ$ j,····(ν^q_{R-1}) $^\circ$ j(mod p)の値の更新を、前記複数の有限体における高速乗算器で分担することにより、前記(ν^q_0) $^\circ$ j,(ν^q_1) $^\circ$ j,(ν^q_2) $^\circ$ j,····(ν^q_{R-1}) $^\circ$ j(mod p)の値の更新を、複数個同時に実行する手段を有していることを特徴とする請求項1 $^\circ$ 11のいずれかに記載のインターリービング順序発生器。

【請求項13】 前記有限体における高速乗算器を2個備え、前記生成及び記憶した ν^2 q0, ν^2 q1, ν^2 q2,··· ν^2 q8-1 (mod p)を、偶数乗数と奇数乗数に分割した ν^2 q 20 0, ν^2 q2, ν^2 q4,···(mod p)と ν^2 q1, ν^2 q5,···(mod p)に対して、前記2個の高速乗算器を割り当て、前記有限体上で j 乗することにより、(ν^2 q0) ν^2 j,···(mod p)と(ν^2 q1) ν^2 j,···(ν^2 q2) ν^2 j,····(mod p)と(ν^2 q1) ν^2 j,····(ν^2 q3) ν^2 j,····(mod p)の値を、並行して同時に更新する手段を有していることを特徴とする請求項12に記載のインターリービング順序発生器。

【請求項14】 請求項1~13のいずれかに記載のインターリービング順序発生回路の出力を、データが蓄積されたメモリのアドレス信号とし、該アドレス信号によ 30 り前記メモリからデータの読み出しを行うことによって前記データの順序入れ替えを行う手段を有していることを特徴とするインターリーバ。

【請求項15】 請求項1~13のいずれかに記載のインターリービング順序発生回路の出力を、データを蓄積するメモリのアドレス信号とし、該アドレス信号により前記メモリにデータを書き込むことによって前記データの順序入れ替えを行うことを特徴とするインターリーバ。

【請求項16】 請求項14に記載のインターリーバを、ターボエンコーダの内部インターリーバとすることを特徴とするターボエンコーダ。

【請求項17】 請求項14または15に記載のインターリーバの内少なくとも一方をターボデコーダの内部インターリーバとし、他方を内部デインターリーバとすることを特徴とするターボデコーダ。

【請求項18】 請求項1~13のいずれかに記載のインターリービング順序発生器の出力を、データが蓄積さ リービング順序の逆の処理を行う二つのデインターリー れたデュアルポートメモリの読み出し用アドレス信号と バ1606,1607を具備して構成される。分離器1してデータ内容の読み出しを行い、予め決められた値で 50 605はパリティ系列1,2をそれぞれ対応するSIS

遅延を施した該アドレス信号を書き込み用アドレス信号としてデータ内容の書き込みを行うことによりターボデコーダの内部インターリーバと内部デインターリーバを同時に実現したことを特徴とするターボデコーダ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、IMT2000 (第三世代移動通信システム)のW-CDMAで用いられる素数インターリーバ (prime interleaver) に関し、特にインターリービング順序発生器の為のメモリを削減したインターリービング順序発生器、インターリーバ、ターボエンコーダ及びターボデコーダに関する。【0002】

【従来の技術】広域DS-CDMA(W-CDMA) は、第三世代の移動通信システム(IMT2000)無 線アクセス方式(RAN)の一つとして標準化され、そ の中で素数インターリーバと呼ばれるターボコーディン グ用の内部インターリーバが規格化されている。その詳 しい記述は「3rd Generation Partnership Project; Te chnical Specification Group Radio Access Network; Multiplexing and channelcoding (FDD) (Release 1999)3 G TS25.212 V3.3.0(2000-06) 4.2.3.2.3章 Turbocode internal interleaver16頁~20頁」に開示されている。 【0003】このターボエンコーダは、複数のコンポー ネントエンコーダで構成されており、各コンポーネント エンコーダ間のパリティ系列の相関を薄くする為にイン ターリーバが用いられ、インターリーバを介して各コン ポーネントエンコーダを連接する構成になっている。こ のインターリーバはターボコードの性能を発揮する上で 重要な役割を果たしている。

【0004】図15は、従来のターボエンコーダの構成 例を示す図である。同図に示す様に、ターボエンコーダ は、複数の再帰的組織的畳み込みコンポーネントエンコーダ1502、1503と、インターリーバ1501を 具備して構成されている。各再帰的組織的畳み込みエンコーダ1502、1503は加算器と単位遅延素子によって構成されており、ターボエンコーダに入力される情報系列1ビットに対して情報ビット、パリティビット1並びにパリティビット2の3ビットが出力される。パリティビット1とパリティビット2の相関を薄くする為、コンポーネントエンコーダ1503の前にインターリー

ティビット1とパリティビット2の相関を薄くする為、 コンポーネントエンコーダ1503の前にインターリー バ1501を挿入している。

【0005】図16は、従来のターボデコーダの構成例を示す図である。ターボデコーダは、二つの軟入力軟出力デコーダ(soft in soft out decoder;以下、SISOと略す。)1603、1604と二つのインターリーバ1601、1602とインターリーバによるインターリービング順序の逆の処理を行う二つのデインターリーバ1606、1607を具備して構成される。分離器1605はパリティ系列1、2をそれぞれ対応するSIS

〇に分配するものであり、判定器1608は最終的に得 られた軟出力データを二値に硬判定する為のものであ

【0006】図17は、RAMに蓄積されたインターリ ービング順序(インターリーブパターンテーブルとして 蓄積されている。) によりビット単位に並び替えを行う 従来のインターリーバの例を示しており、インターリー ビングを行うデータ系列1701は、インターリーブパ ターンテーブルによるインターリービング順序が蓄積さ れたRAM1702によりデータ系列内のビット順序の 10 入れ替えが行われ、インターリービング後のデータ系列 1703を得ている。

【〇〇〇7】インターリービング順序を出力するRAM 1702の出力とインターリーブパターンテーブルとの 関係は、同図1702に示すように、素数pをベースと した長さpでR個のブロックとしたパターンテーブル で、矢印の様に縦方向の順に0,8,4,12,2,・ ・・の順で読み出してインターリービング後のデータ系 列1703を得る様になっている。

[0008]

【発明が解決しようとする課題】 IMT2000 (W-CDMA) の標準規格3G TS25.212 V3.3.0(2000-06)に*

これをテーブルにする。次に有限体の標数から1を引い た数p-1と互いに素なる数q(i)をR個求める。最

後に行を単位として行の順序入れ替えを行う (inter-ro w permutation処理)。行単位の順序入れ替えは、予め 決められたパターンT(i)に基づき行われる。これらのパ%

ここで、Ui(j)は入れ替え前のビットポジションを示 し、行入れ替え前i番目の行における行内順序入れ替え 後j番目の出力位置に相当する。また、rr(i)=q(i)であ り、T(i)は上記で定義された入れ替え前の行位置でi番 目の行位置になる。

【 0 0 1 1 】 一例としてデータ長K = 2 5 7 の場合につ いて説明する。二次元配列の行数Rを20としたときに 素数pで表せる列数pを求めると、257/20=1 2. 85であるから、それ以上で最も近い素数pは、p =13となる。標数が13の有限体上の原始元レは2で ある。

【0012】そこでこの原始元レ=2を用いて行内順序 入れ替えを行う為のベースシーケンスS(j)を(1)式 から求めると、p=13, ν=2の場合 ${s(j)} = {1, 2, 4, 8, 3, 6, 12, 11, 9, 5, 10, 7, 0}$

となる。尚、最後に0を挿入する。

【〇〇13】次に有限体の標数から1を引いた数p-1 と互いに素なる数 q (i)をR (=20)個求める。p = 13の上述の例では、

 ${q(i)} = {1,7,11,13,17,19,23,29,31,37,41,43,47,53,5}$ 9,61,67,71,73,79

*よれば、各種のマルチメディアサービスに対応する為、 インターリーブ長が1ビット毎の40ビットから511 4ビット迄で、5075種類のインターリービングパタ ーンを用意する必要がある。この全てのインターリーブ 長に対応するパターンテーブルを備える為には、膨大な メモリ量が必要となり現実的でない。そこで全ての種類 のパターンを蓄積するのではなく、各インターリービン グ長に応じて予め決められた演算に従いパターンを生成 する方法が3G TS25.212 V3.3.0(2000-06) 4.2.3.2.3章 に開示されている。

【0009】上記「3rd Generation Partnership Proje ct; Technical Specification Group Radio Access Net work; Multiplexing and channel coding(FDD) (Release 1999)3G TS25.212 V3.3.0(2000—06)またはV4.0.0(200 0-12) 4.2.3.2.3章 Turbo code internal interleaver1 6頁~20頁」に開示されている素数インターリーバで は、データ長を、素数pをベースとした長さpでR個の ブロックとし、標数がpの有限体上の原始元レを用いて 行内順序入れ替えを行う為のベースシーケンスS(j)

を以下の様にして求めている (intra-row permutation 20 処理)。

※ターンとしては、自由距離を大きくする行間の交錯パタ ーンが用いられている。

【0010】例えば、i番目の行内順序入れ替えを行う 場合、次の様な処理を行う。

 $U_{i}(j)=s([j \cdot r_{i}] \mod (p-1)), j=0,1,2, \cdots, (p-2)., \text{ and } U_{i}(p-1)=0,-----(2)$

30★となる。

【0014】最後に(2)式により、予め決められたパ ターンに基づき行を単位として行の順序入れ替え(inte r-row permutation処理)が行われるが、R=20の場 合の自由距離を大きくする行間の交錯パターンは、

Pat1: $\{T(i)\}=\{19,9,14,4,0,2,5,7,12,18,10,8,13,17,3,$ 1, 16, 6, 15, 11}

となる。

【0015】また、rī (i) =q(i)であるから、

 $r_{1}(1) = q(1) = 1 = r_{19}$

40 $r_{T(2)} = q(2) = 7 = r_9$

 $r_{7}(3) = q(3) = 11 = r_{14}$

 $r_{7}(19) = q(19) = 73 = r_{15}$

 $r_{1}(20) = q(20) = 79 = r_{11}$

となるので、これらの値を (2) 式に代入してUi(j)を 求める。

【0016】上記従来技術では、このUi(j)をDSP(d igital signal processor) 等のソフトウェア処理によ って計算し、図17に示す大規模RAM1702等に転 ★50 送してインターリーブ処理を行っている。

【0017】一方ターボデコーダの場合、反復復号を行うことになるが、例えば、8イタレーションの構成で2Mbpsの受信データ系列の復号を行う場合、上述のインターリービング順序へのアクセスは数10MHzという高速動作が要求される。これに対応するには、上述の演算に従って生成されたパターンを一度高速メモリに蓄え、そのメモリが数10MHzのアクセスを受け持つ構成にする必要がある。

【0018】しかしその為に必要なメモリ(RAM)の容量は、5114×13ビット=66482ビットを要 10 し、ターボデコーダを構成する要素の内、可成りの部分を占めるに至っている。更に、上述の演算に従って生成されたパターンを実際に処理を行っているターボデコーダ内のインターリービング用RAMに転送する必要があるが、このインターフェースには他のデータも同時に送る必要があり、インターフェース上のボトルネックを生じる様になった。

【 O O 1 9 】更に、可変レート機能を持たせた場合、頻繁にインターリーブ長の変更が生じるが、その場合更にインターフェース上のボトルネックを助長する様になり、マルチメディアサービスにおける転送レートに追随出来ないといった問題を生じるに至った。

【0020】このように、各種のマルチメディアサービスに対応した移動体通信システムに用いられるターボデコーダの内部インターリーバは多様なインターリーブ長に対応出来る様にする必要があるため、各種のインターリービングパターンを用意する必要が有り膨大なメモリ量を必要とする。更に高速データに対応する為にはインターリービングパターンを一度高速メモリに蓄える必要があり、その為の高速なメモリ容量を必要とし、これが30回路規模の増大を招いていた。更に、可変レート機能を有したサービスにおいてはパラメータ転送によるインターフェースの輻輳を生じていた。

【〇〇21】本発明の目的は、以上の問題点に鑑みなされたものであり、インターリービング順序発生器、インターリーバ、ターボエンコーダ並びにターボデコーダにおいて、マルチメディアサービスにおける多様なインターリーブ長及びその転送レートに対し、少ないインターリーが用RAM容量で実現し、しかもインターフェースにかかる負担が少なく、更に可変レート機能を持たせた40場合でもマルチメディアサービスにあった転送レートに追随出来る手段を提供することにある。

[0022]

【課題を解決するための手段】請求項1に記載された本発明は、データ長を、素数pをベースにした長さpでR個のブロックとし、p-1とは互いに素なるR個の異なる整数 q_0 , q_1 , q_2 ,··· q_{R-1} を生成する手段を有し、標数がpの有限体の元を原始元 ν に対し前記 q_0 , q_1 , q_2 ,··

・・ q_{R-1} の冪乗としてそれぞれ ν^2q_0 , ν^2q_1 , ν^2q_2 ,・・・ ν^2q_{R-1} (mod p)のごとく生成及び記憶する手段を有

し、第0の順序入れ替えにあたっては、前記ブロック入れ替えを行う為の予め決められたパターンを生成或いは記録する手段からの出力をp倍した値に1を順次足し合わせて行い、第jの順序入れ替えにあたっては前記 ν^q 0、 ν^q 1、 ν^q 2、··· ν^q R-1 (mod p)を有限体上でj乗してそれぞれ(ν^q 0。) γ_j ,(ν^q 1) γ_j ,(ν^q 2) γ_j ,···(ν^q R-1) γ_j (mod p)のごとく生成する手段を用いて上記同様にp倍した値に前記(ν^q 0) γ_j ,(ν^q 1) γ_j ,(ν^q 2) γ_j 1, ···(ν^q 2) において繰り返すインターリービング順序発生器をその特徴としている。

【0023】請求項2に記載された本発明は、請求項1に記載されたインターリービング順序発生器において、前記 $j=1\sim (p-2)$ の繰り返しに当たっては前記 $\nu^{q_0}, \nu^{q_1}, \nu^{q_2}, \cdots \nu^{q_{R-1}} (\text{mod } p)$ を生成及び記憶する手段と、この記憶した値を順次有限体における高速乗算器に入力することによって前記 $(\nu^{q_0})^{-1}, (\nu^{q_1})^{-1}, (\nu^{q_2})^{-1}, \cdots (\nu^{q_{R-1}})^{-1} (\text{mod } p)$ の値を逐次的に更新することを特徴としている。

【0024】請求項3に記載された本発明は、請求項1または2に記載のインターリービング順序発生器において、前記j = p - 1 において $(\nu^2q_0)^j$, $(\nu^2q_1)^j$, $(\nu^2q_2)^j$, · · · $(\nu^2q_{R-1})^j$ (mod p)に相当する値を全て0とすることを特徴としている。

【0025】請求項4に記載された本発明は、データ長 を、素数pをベースにした長さp-1でR個のブロック とし、p-1とは互いに素なるR個の異なる整数qu,qu, q2,・・・qR-1を生成する手段を有し、標数がpの有限 体の元を原始元レに対し前記qo,q1,q2,・・・qR-1の幕 乗としてそれぞれ ν^{q_0} , ν^{q_1} , ν^{q_2} ,··· $\nu^{q_{R-1}}$ (mo d p)のごとく生成及び記憶する手段を有し、第0の順序 入れ替えにあたっては、前記ブロック入れ替えを行う為 の予め決められたパターンを生成或いは記録する手段か らの出力をp-1倍した値に1を順次足し合わせて行 い、第iの順序入れ替えにあたっては前記レ^{^q0}, レ^{^q1}, $\nu^{q_2}, \dots \nu^{q_{R-1}} \pmod{p}$ を有限体上でう乗してそれ $\mathcal{E}h(\nu^{q_0})^{j}, (\nu^{q_1})^{j}, (\nu^{q_2})^{j}, \cdots (\nu^{q_{R-1}})^{n}$ j (mod p)のごとく生成する手段を用いて上記同様にp -1倍した値に前記(ν^q_0)^j,(ν^q_1)^j,(ν^q_2)^j,・ $\cdot \cdot (\nu^{q_{R-1}})^{j} \pmod{p}$ を順次足し合わせをj=1~ (p-2)において繰り返すインターリービング順序発 生器をその特徴としている。

【0026】請求項5に記載された本発明は、請求項4 に記載のインターリービング順序発生器において、前記 順次足し合わせを行った値に対し1を減算することを特 徴としている。

【0027】請求項6に記載された本発明は、請求項4 または5に記載のインターリービング順序発生器において、前記 $j=1\sim(p-2)$ の繰り返しに当たっては前記 $\nu^{q_0}, \nu^{q_1}, \nu^{q_2}, \cdots \nu^{q_{R-1}}$ (mod p)を生成及び

記憶する手段と、この記憶した値を順次有限体における 高速乗算器に入力することによって前記(ν^q_0)^{1},(ν^q_0) q1)^j,(v^q2)^j,・・・(v^qR-1)^j (mod p)の値を逐 次的に更新することを特徴としている。

【0028】請求項7に記載された本発明は、データ長 を、素数pをベースにした長さp+1でR個のブロック とし、p-1とは互いに素なるR個の異なる整数q0,q1, q2,・・・qR-1を生成する手段を有し、標数がpの有限 体の元を原始元レに対し前記qo,q1,q2,・・・qR-1の冪 乗としてそれぞれ ν^{q_0} , ν^{q_1} , ν^{q_2} ,··· $\nu^{q_{R-1}}$ (mo 10 d p)のごとく生成及び記憶する手段を有し、第0の順序 入れ替えにあたっては、前記ブロック入れ替えを行う為 の予め決められたパターンを生成或いは記録する手段か らの出力をp+1倍した値に1を順次足し合わせて行 い、第jの順序入れ替えにあたっては、前記レ^{q0},レ^q 1, \(\nu^{\text{q2}}\), \(\cdot\), \(\nu^{\text{qR-1}}\) (mod p) を有限体上で j 乗してそ $\hbar \tilde{\epsilon} h (\nu^{q_0})^{j}, (\nu^{q_1})^{j}, (\nu^{q_2})^{j}, \cdots (\nu^{q_n})^{j}$ qR-1)^j (mod p)のごとく生成する手段を用いて上記同 様にp+1倍した値に前記(ν^q_0)^j,(ν^q_1)^j,(ν^q q₂)^j,····(ν^{q_{R-1}})^j (mod p)を順次足し合わせを j=1~(p-2)において繰り返すインターリービン グ順序発生器をその特徴としている。

【0029】請求項8に記載された本発明は、請求項7 に記載のインターリービング順序発生器において、前記 $j=1\sim (p-2)$ の繰り返しに当たっては前記 ν^{q_0} ν^q1,ν^q2,···ν^qR-1 (mod p)を生成及び記憶する 手段と、この記憶した値を順次有限体における高速乗算 器に入力することによって前記(ν^q_0)^j,(ν^q_1)^j. (ν^{q2})^j,···(ν^{qR-1})^j (mod p)の値を逐次的に 更新することを特徴としている。

【0030】請求項9に記載された本発明は、請求項7 または8に記載のインターリービング順序発生器におい て、前記j = p - 1 において $(\nu^q_0)^j, (\nu^q_1)^j, (\nu^q$ q_2) j , · · · · (ν^q_{R-1}) j (mod p)に相当する値を全て 0とすることを特徴としている。

【0031】請求項10に記載された本発明は、請求項 7~9のいずれかに記載のインターリービング順序発生 器において、前記j = pにおいて $(\nu^q_0)^j$, $(\nu^q_1)^j$, $(\nu^{q_2})^j$, · · · $(\nu^{q_{R-1}})^j$ (mod p) に相当する値を 全てpとすることを特徴としている。

【0032】請求項11に記載された本発明は、請求項 1~10のいずれかに記載のインターリービング順序発 生器において、前記インターリービング順序発生器から の出力信号がインターリーバ対象範囲を超えた場合、該 信号をスキップして次の該範囲内の信号を使用すること を特徴としている。

【0033】請求項12に記載された本発明は、請求項 1~11のいずれかに記載のインターリービング順序発 生器において、前記有限体の高速乗算器を複数個有し、

j (mod p)の値の更新を前記(ν^q₀)^j,(ν^q₁)^j.(ν^q 2)[^]j,···(ν[^]qR-1)[^]j (mod p)の内複数個同時に実行 し、前記インターリービング順序発生器からの出力がイ ンターリーバ対象範囲を超えた場合、該信号をスキップ して次の範囲内の信号を使用し、淀みなく信号を発生す るようにしたことを特徴としている。

10

【0034】請求項13に記載された本発明は、請求項 12に記載のインターリービング順序発生器において、 前記有限体における高速乗算器を2個備え、前記生成及 び記憶した ν^q_0 , ν^q_1 , ν^q_2 , · · · ν^q_{R-1} (mod p) を、偶数乗数と奇数乗数に分割した ν ^q₀, ν [^]q₂, ν [^]q₄, \cdots (mod p)と ν q1, ν q3, ν q5, \cdots (mod p)に対 して、前記2個の高速乗算器を割り当て、前記有限体上 でj 乗することにより、 $(\nu^{q_0})^{j}$, $(\nu^{q_2})^{j}$, · · · · (m od p)と(\(\nu^{\text{q}_1}\)^j, \(\nu^{\text{q}_3}\)^j, · · · · (mod p)の値を、並

【0035】請求項14に記載された本発明は、請求項 1~13のいずれかに記載のインターリービング順序発 生回路出力をデータが蓄積されたメモリのアドレス信号 としてデータの読み出しを行うことにより順序入れ替え を行うインターリーバをその特徴としている。

行して同時に更新することを特徴としている。

【0036】請求項15に記載された本発明は、請求項 1~13のいずれかに記載のインターリービング順序発 生回路出力をデータが蓄積するメモリのアドレス信号と してデータを書き込むことにより順序入れ替えを行うイ ンターリーバをその特徴としている。

【0037】請求項16に記載された本発明は、請求項 14に記載のインターリーバを、ターボエンコーダの内 部インターリーバとするターボエンコーダをその特徴と 30 している。

【0038】請求項17に記載された本発明は、請求項 14または15に記載のインターリーバの内少なくとも 一方をターボデコーダの内部インターリーバとし、他方 を内部デインターリーバとするターボデコーダをその特 徴としている。

【0039】請求項18に記載された本発明は、請求項 1~13のいずれかに記載のインターリービング順序発 生器出力を、データが蓄積されたデュアルポートメモリ の読み出し用アドレス信号として、前記データ内容の読 み出しを行い、予め決められた値で遅延を施した該アド レス信号を書き込み用アドレス信号としてデータ内容の 書き込みを行うことによりターボデコーダの内部インタ ーリーバと内部デインターリーバを同時に実現したター ボデコーダをその特徴としている。

【0040】本発明によれば、各種のマルチメディアサ ービスに対応した移動体通信システムにおいて、ターボ デコーダに用いられている素数体を用いたインターリー バで多様なインターリーブ長に回路規模の増大を招くこ となく対応することができ、また、インターリービング 前記(レ^q₀)^j,(レ^q₁)^j,(レ^q₂)^j,・・・(レ^qʀ-1)^ 50 順序発生器、インターリーバ、ターボエンコーダ並びに

ターボデコーダにおいて、少ないインターリーバ用RA M容量で実現することができ、更に、インターフェース にかかる負担が少なくなるので、可変レート機能を有し たマルチメディアサービスであっても転送レートに容易 に追随することが出来るようになる。

[0041]

【発明の実施の形態】次に、本発明の実施形態について 図面を参照しながら説明する。

【0042】図13は、本発明のインターリービング順 序発生器を用いたターボ符号器 (ターボエンコーダ) の 10 s(2)=レ^2 mod p 実施形態を示すブロック構成図である。図13に示すタ ーボエンコーダの動作については後述するが、このター ボエンコーダと図15に示す従来のターボエンコーダと の主な差は、インターリーバ1501にある。

【0043】即ち、従来のインターリーバは図17に示 す様に、インターリービング順序を蓄積した大規模なR AM1702を必要としていた。これに対し図13に示 す実施形態においては、インターリービング順序発生器 1301を用いることにより、インターリービング順序 を蓄積した大規模なRAMを使うことなく素数インター 20 リーバを実現したことを特徴としている。

【0044】本発明で採用しているインターリービング 方法も、基本的には上記文献に記載の素数インターリー* *バと同様であるが、本発明においては、従来の様に予め Ui (j)を計算してRAM等に転送しておくのではなく、 実時間でUi(j)を発生してインターリーブ処理を行う構 成としたことをその特徴としており、そのため、従来必 要としていた大規模RAMを不要とすることができる。 以下その方法を説明する。

12

【0045】 先ず、上記(1)式より、

s(0)=1

 $s(1) = \nu \mod p$

 $s(j) = \nu^j \mod p$

となる。なお、 $\nu^{\hat{}}$ i $= \nu^{\hat{}}$ である。上式における ν は原 始元であるから、mod p上で繰り返し乗算処理すること により、mod p上で構成される有限体の全ての要素を網 羅することになる。

【0046】この結果を(2)式に適用すると、 $U_i(j)=s\{(j \cdot r_i) \mod(p-1)\}=(\nu^{\{(j \cdot r_i) \mod(p-1)\}}) \mod(p-1)\}$

ここで、

 $(j \cdot r_i) \mod (p-1) = j \cdot r_i - n \cdot (p-1)$ と置き換えると、

 $U_{i}(j) = \{ \nu^{j} \cdot r_{i} - n \cdot (p-1) \} \text{ mod } p = (\nu^{r_{i}})^{j} \cdot (\nu^{(p-1)})^{(-n)} \text{ mod } p = (\nu^{r_{i}})^{r_{i}} \cdot (\nu^{r_{i}})^{r_{i}} \cdot (\nu^{r_{i}})^{r_{i}} = (\nu^{$ $= \{(\nu^r_i)^j \mod p\} \cdot \{(\nu^r_j)^{-1}\} \pmod p \mod p \}$ ※なる関係が成り立つ。

ここでFermat_s Theoremより全ての要素 a に対して $a^{(p-1)} \equiv 1 \pmod{p}$, where p:prime が成り立つから、(v^(p-1))^(-n) mod p=1 従って上式は、

 $U_{i}(j) = (\nu^{r_{i}})^{j} \mod p$ (3)

【0047】ここで上述よりrī(i)=qiであり、R=20 の場合における前記行間交錯パターン

Pat1: $\{T(0), T(1), \dots, T(R-1)\} = \{19, 9, 14, 4, 0, 2, 5, 7, \dots, T(R-1)\}$ 12, 18, 10, 8, 13, 17, 3, 1, 16, 6, 15, 11}

を例にとって説明すると、O行目(i=O)にくる行位 置はT(0)=19行目でqu(=ri9)がその行の値として 選ばれる。同様に1行目(i=1)にはT(1)=9行 目が来てq1(=r9)がその行の値として選ばれる。

【0048】この様に各行のriが異なる値に設定さ れ、その結果、(3)式の (ν^r) が各行で異なる値と なり、各行における行内順序入れ替えが行毎に異なり、 ランダム化される事になるのである。また、rr(i)=qiで 与えられるqiは上述より(p-1)と互いに素なる関 係で選ばれている。レは原始元であるからpを法として その位数はp-1である。

【0049】このpを法として構成される集合の任意の 要素をaとするとp-1がmod pでの最大の位数である から、

 $a^{n}(n \cdot (p-1))=1 \pmod{p}$

【0050】従って、(3)式を $(\nu^r_i)^j=1 \pmod{p}$ とする為の条件は

30 $r_i \cdot j = n \cdot (p-1)$

となり、(p-1) r_i · jとなることが必要となる。

【0051】ところが、riと(p-1)は互いに素で あるから、riの中に(p-1)を構成する因数は存在 せず、結局(p-1) ljとなること即ち、(ν^{ri})の位数が (p-1) であることを示しており (ν^{r_i}) もpを法と して原始元であることに他ならない。

【0052】従って、

 $U_i(j) = (\nu^r_i)^j \mod p$ where $j=0,1,2,\cdots,(p-1)$

40 は各行で異なる原始元(レ^ri)を乗数とする線形合同法 の一種である乗算合同法によるランダム系列発生アルゴ リズムを構成していることに他ならない。(レ^ri)はp を法とする素体の原始元であるから、その冪乗の形で表 せる $(\nu^{r_i})^{j_i}$ は素体の全ての要素を網羅し、インター リーバに必要な一対一の写像関係を維持出来る様になっ ている。

【0053】即ちこのことは、(3)式における(レ^ ri)を乗数として逐次乗算することにより(1)式 $s(j) = \{ \nu \cdot s(j-1) \} \text{ mod } p, j=1,2, \cdots (p-2). \text{ and } s(0) \}$

≈ 50 =1.

によって生成されるテーブルを持たなくともU_i(j)が得られることを示している。

【0054】例えば、データ長k=5114ビットの場合でみると、二次元配列の行数20に対して素数で表せる列数pは、5114/20=255. 7で最も近い素数p=257が列数となる。これだけで比較したとしても、

 $s(j)=(\nu \cdot s(j-1)) \mod p$, $j=1,2, \cdots (p-2)$. and s(0)=1.

によって生成されるテーブルは257個必要になるのに 10 対して、本発明では

 (ν^r_i) mod p, i=0, · · · ,19

の20個で済むことになる。即ち、メモリを10分の1 以下に削減することが可能になる。

【0055】上記より分かる様に、本発明は行数が同じであればデータ長が長いほど効果がある。一方、ターボ符号にはインターリーバ利得 (interleaver gain)と呼ばれる特徴があり、データ長が長ければ長い程高い符号化利得を得られる。即ち本発明はターボ符号に適した方法といえる。尚以下の実施例では解説のし易さから短い20データ長を例にとって説明しているが、データ長は任意の長さを採り得る。

【0058】但しここで注意を要するのは、この関係は行内部で成り立つ関係であって、行入れ替え前の行位置を加算する必要がある事を忘れてはならない。この場合、T(i)行からi行へ入れ替えられたのであるから、列の数p=13とすると、 $p\times T(i)$ を加算する必要がある。

ての乗数を(ν^qi)とすればよいことを示している。

【0059】図1を見ると乗数レ[^]q0,レ[^]q1,レ[^]q2,・・レ[^]qR-1 (mod p)を格納するレジスタ101にセレクタ104を介して有限体上の高速乗算器103が接続されている。この乗算器出力はセレクタ105を介して乗算結果を一次保存するレジスタ102に接続されている。レジスタ102の出力はセレクタ106を介して出力されるとともに前記乗算器103のもう一つの入力へ接続されている。

【 $0\,0\,6\,0$ 】セレクタ $1\,0\,4$ 、 $1\,0\,5$ 、及び $1\,0\,6$ はそ 【 $0\,0\,6\,7$ 】この様にして生成された(ν^q_0)^j (mod れぞれ連動して選択するように制御されており、それぞ 50 p)~(ν^q_{R-1})^j (mod p)は(3)式の $U_i(j)=(\nu^r_i)^j$

れ行番号 $i = 0 \sim R - 1$ に対応してセレクタ104はレ 2 q₀ (mod p) $\sim \nu^2$ q_{R-1} (mod p)を、セレクタ105と106は(ν^2 q₀) 2 j (mod p) $\sim (\nu^2$ q_{R-1}) 2 j (mod p)を選択

14

する様になっている。

【0061】尚上記セレクタをアドレス制御に置き換え、上記レジスタをRAMに置き換えて同様の構成を実現することも可能である。以下、図1を参照しながら本発明のインターリービング順序発生動作について説明する。

【0062】先ず第0の順序入れ替え時の動作を説明する。レジスタ102の初期値は全て'1'にプリセットされる構成になっている。 j=0に相当する第0の順序入れ替えから j=1に相当する第1の順序入れ替えの遷移時は、セレクタ106が選択した値は全て'1'である。この値が乗算器103の入力の一方に入ると同時に出力端107から出力される。即ち j=0に相当する第0順序入れ替えに当たっては出力端107の値は全て'1'となる。

【0063】この時、セレクタ104は ν^2 q $_0$ (mod p) $\sim \nu^2$ q $_{R-1}$ (mod p)を順次選択していく。従って乗算器 103の出力は ν^2 q $_0$ (mod p) $\sim \nu^2$ q $_{R-1}$ (mod p)とな り、連動して動作するセレクタ105によってレジスタ 102には、 ν^2 q $_0$ (mod p) $\sim \nu^2$ q $_{R-1}$ (mod p)が初期値 '1'に代わって順次更新されることになる。

【0064】次にj=1に相当する第1の入れ替えにあたっては、セレクタ106が選択する値は ν^q_0 (mod p) $\sim \nu^q_{R-1}$ (mod p)である。この値が乗算器103の入力の一方に入ると同時にこの ν^q_0 (mod p) $\sim \nu^q_{R-1}$ (mod p)が出力端107から送出される。

【0065】この時セレクタ104は $\nu^q_0\pmod p$)~ $\nu^q_{R-1}\pmod p$)を順次選択してくから、乗算器103の出力は $(\nu^q_0)^2\pmod p$ ~ $(\nu^q_{R-1})^2\pmod p$ となり、連動して動作するセレクタ105によってレジスタ102には、 $(\nu^q_0)^2\pmod p$ ~ $(\nu^q_{R-1})^2\pmod p$ が入力され、 $\nu^q_0\pmod p$ ~ $\nu^q_{R-1}\pmod p$)に代わって順次更新されることになる。

【0066】同様に動作を進めていくと、第jの入れ替えにあたっては、セレクタ106が選択する値は(ν° q $_{0}$) $^{\circ}j$ (mod p) $^{\circ}(\nu^{\circ}q_{R-1})^{\circ}j$ (mod p)である。この値が乗算器103の入力の一方に入ると同時にこの($\nu^{\circ}q_{0}$) $^{\circ}j$ (mod p) $^{\circ}(\nu^{\circ}q_{R-1})^{\circ}j$ (mod p)が出力端107から送出される。この時セレクタ104は $\nu^{\circ}q_{0}$ (mod p) $^{\circ}(\nu^{\circ}q_{R-1})^{\circ}(j+1)$ (mod p) $^{\circ}(\nu^{\circ}q_{R-1})^{\circ}(j+1)$ (mod p)となり、連動して動作するセレクタ105によってレジスタ102には、($\nu^{\circ}q_{0}$) $^{\circ}(j+1)$ (mod p) $^{\circ}(\nu^{\circ}q_{R-1})^{\circ}(j+1)$ (mod p)が入力され、($\nu^{\circ}q_{0}$) $^{\circ}j$ (mod p) $^{\circ}(\nu^{\circ}q_{R-1})^{\circ}j$ (mod p)に代わって順次更新されることになる。【0067】この様にして生成された($\nu^{\circ}q_{0}$) $^{\circ}j$ (mod

mod pにおいて、行間入れ替えを行った後の二次元配列の列方向に向かって読み出した値に他ならない。

【0068】従って、既に説明したように行入れ替え前の行位置を加算する必要がある。即ち、T(i)行からi行へ入れ替えられたとすると、p×T(i)を加算する必要がある。

【0069】図2は、本発明のインターリービング順序 発生器の第1実施形態を示すブロック図である。

【0070】同図において、201は、上記(ν^q_0) j (mod p) \sim (ν^q_{R-1}) j (mod p) 生成部である。また205は、ブロック入れ替えパターンT(i)が予め記憶されたテーブルであり、行の更新に合わせてT(i),($i=0\sim R-1$)を出力する。

【 0071】セレクタ204はj=0~p-2の間は $(\nu^2q_0)^j$ (mod p)~ $(\nu^2q_{R-1})^j$ (mod p) 生成部201を選択しているが、最後のj=p-1 になった時、零を出力する零出力部202を選択するように動作する。 従って、最後の列については $p\times T$ (i) における i=0~R-1の値がインターリービング順序出力として出力端209より送出される。

【0072】二次元配列の列数を設定する列数設定部206の設定値は本実施例の場合pとなっており、乗算器207によってp×T(i)が生成される。この値と上述のセレクタ204によって選ばれた値が加算器208によって加えられる。

 $[0073](\nu^{q_0})^{j} \pmod{p} \sim (\nu^{q_{R-1}})^{j} \pmod{p}$ 生成部 201の i = 0 時の値(ν^q_0)^j (mod p)から i=R-1時の値(ν^{q_{R-1}})^j (mod p)への各遷移タイミ ングは、テーブル205がブロック入れ替えパターンT (i) を i = 0 から i = R - 1 まで出力する各遷移タイ 30 ミングと同期しており、その結果加算器208の出力は 行間入れ替えを行った後のUi(j)=(レ^ri)^j mod pによ る二次元配列を列方向に向かって読み出した値となる。 【0074】次に、データ長K=280の場合を説明す る。二次元配列の行数Rを20とする。280/20= 14であるからそれ以上で最も近い素数を選ぶところで あるが、列数C=p+1として素数p=13でも二次元 配列を構成することが出来る。そこで、14×20の二 次元配列への適用を考える。C=p+1の場合も原始元 を使用することに変わりはない。票数が13の有限体上 40 の原始元は2である。この原始元レ=2を用いて行内順 序入れ替えを行う為の式を以下に示す。

となり、上式も既に説明した列数をpとした場合と同様の理由から導き出せる。以下、C=p+1の場合の本発明のインターリービング順序発生器について説明する。

【0076】前述のC = pの場合と同様に入れ替え後の U_i ($i = 0 \sim 19$ 行目に対して $(\nu^2 r_{T(i)}) = (\nu^2 q_i)$ となるか 50 2),

ら、入れ替え後の行番号 i に対しての乗数を $(\nu^{\alpha}i)$ と、すればよい。T (i) 行から i 行へ入れ替えられたのであるから、列の数p+1=1 3 + 1=1 4 として、(p+1) $\times T$ (i) を加算することが必要なことも同様である。

16

【0077】この処理は図2のインターリービング順序発生器で行われる。同図において、図1で生成される $(\nu^{q_0})^{-j}$ (mod p) $\sim(\nu^{q_{R-1}})^{-j}$ (mod p)は、C=p+1の場合もC=pの場合と同様に $i=0\sim p-2$ において同じ処理で実現出来ることになる。セレクタ204は $j=0\sim p-2$ の間(ν^{q_0}) $^{-j}$ (mod p) $\sim(\nu^{q_{R-1}})^{-j}$ (mod p)生成部201を選択しているが、j=p-1になった時、零出力部202を選択する様に動作する。従ってこの時はテーブル205のブロック入れ替えパターンT(i)と列数設定部206の設定値C=p+1とを乗算器207により乗算した結果が加算器208を通して出力端209に出力されることになる。

【0078】最後のj=pになった時、セレクタ204 はp設定部203の設定値pを選択するように動作す 20 る。従って、最後の列については $(p+1) \times T$ (i) における $i=0 \sim R-1$ の値とpの和がインターリービング順序出力として 209 より送出される。ここで、デーブル205 は、行の更新に合わせてブロック入れ替えパターンT (i)、 $i=0 \sim R-1$ を出力する。

【0079】この場合、列数設定部206は二次元配列の列数設定値をp+1に設定しており、乗算器207によって(p+1)×T(i)が生成され、この値と上述のセレクタ204によって選択された値が加算器208によって加えられる。

60 【0080】(レ^qo)^j (mod p)~(レ^qR-1)^j (mod p) 生成部201のi=0時の値

 $(\nu^{q_0})^{\circ}$ j (mod p)から i=R-1時の値 $(\nu^{q_{R-1}})^{\circ}$ j (mod p)への各遷移タイミングは、205のT(i)で i=0から i=R-1を出力する遷移タイミングと同期しており、その結果加算器 208の出力は行間入れ替えを行った後の $U_i(j)=(\nu^{r_i})^{\circ}$ j mod pによる二次元配列を列方向に向かって読み出した値となる関係はC=pの場合と同様である。

【0081】次に、データ長K=320の場合の例を説明する。二次元配列の行数Rを20とする。320/20=16であるから、それ以上で最も近い素数p=17となる。しかし列数C=p-1=16行としても二次元配列を構成することが出来る。そこで、 16×20 の二次元配列への適用を考える。p-1の場合も原始元を使用することに代わりはない。票数が17の有限体上の原始元は3である。

【0082】この原始元 $\nu=3$ を用いて行内順序入れ替えを行う為の式を以下に示す。

 $U_i(j)=(\nu^r_i)^j \mod p$ where, $j=0,1,2,\cdots,(p-2)$

17 上式は既に説明した列数をpとした場合と同様の理由か ら導き出せる。

【0083】以下、図1を参照しながら本発明のインタ ーリービング順序発生器をC=p-1に適用した場合に ついて説明する。前述のC=pの場合と同様に入れ替え 後の $i = 0 \sim 19$ 行目に対して $(\nu^r_{T(i)}) = (\nu^q_i)$ とな るから、入れ替え後の行番号 i に対しての乗数を(v^ qi)とすればよい。T (i) 行から i 行へ入れ替えられ たのであるから、列の数p-1=17-1=16とし $T_{i}(p-1) \times T_{i}(i)$ を加算することが必要なこと 10 も同様である。

【0084】この処理は図2のインターリービング順序 発生器で行われている。従って、図1で生成される $(\nu^q_0)^j \pmod{p} \sim (\nu^q_{R-1})^j \pmod{p}$

はC = pの場合と同様に $i = 0 \sim p - 2$ においてC = p- 1の場合も同じ処理で実現出来ることになる。ただし C = p の場合には、i = p - 1 になった時零出力部20 2を選択する様に動作するが、C=p-1の場合にはi =0~p-2迄であるので、セレクタ204は(v^qo)^ j (mod p)~(ν^{q_{R-1}})^j (mod p)生成部201を選択し 20 たままであり、零出力部202やp出力部203を選択 することはない。またC=p-1の場合、零出力部20 2の選択が無い為、順序入れ替えパターンが1~Cとな る。そこで、入れ替えパターンを0~C-1に合わせる 為に発生した値に対し1を減算するする構成も可能であ る。

【0085】図3は、C=p-1の場合におけるインタ ーリービング順序発生器の構成例を示すブロック図であ る。C=p-1の場合であるから、セレクタ204に相 当する動作は必要ない。

[0086] $(\nu^q_0)^j \pmod{p} \sim (\nu^q_{R-1})^j \pmod{p}$ 生成部301が直接加算器308に入力される。この加 算器308には減算の為に-1の値を出力する定数発生 部310から-1が入力されている。また、列数設定部 306からの二次元配列の列数p-1とテーブル305 のブロック入れ替えパターンT(i)が乗算器307で 掛け算され、その結果の $(p-1) \times T(i)$ が加算器 308に入力される。これらの加算結果がインターリー ビング順序出力として出力端309より送出される。

【0087】図4は、本発明のインターリービング順序 40 発生器において、上記(3)式のUi(j)を生成するブロ ックである、 $(\nu^{q_0})^j \pmod{p} \sim (\nu^{q_{R-1}})^j \pmod{p}$ 生成部の第2の実施形態を示すブロック図である。

【0088】インターリービング順序発生器からの出力 信号がインターリーバ対象範囲を超えた場合、その信号 をスキップすることになるが、本実施形態では、そのよ うなスキップが生じた場合であっても淀みなく信号を発 生させるために、上述した有限体の高速乗算器を二つ用 意している。

18

^q1,ν^q2,・・・レ^qR-1 (mod p)を格納するレジスタ 101が二分割され401と411となっているがトー タルの容量は図1の場合と変わらない。分割方法として は色々な方法が可能であるが、ここでは乗数レ^{q0,レ}q 2, ν^q4,··· (mod p)を格納する偶数用レジスタ40 1と乗数 ν ^q1, ν ^q3, ν ^q5, · · · · (mod p) を格納する 奇数用レジスタ411に分割した例について説明する。 【0090】有限体上の高速乗算器は403と413の 二つであり、それぞれセレクタ404及び414を通じ て乗数が格納されているレジスタから一方の乗算器入力 を得る様になっている。この乗算器出力はそれぞれセレ クタ405及び415を介して乗算結果を一時保存する するレジスタ402及び412に接続されている。

【0091】レジスタ402、412の出力は、それぞ れセレクタ406、416を介して出力端407および 417へ出力されるとともに前記乗算器403及び41 3のもう一つの入力へ接続されている。セレクタ40 4、405及び406とセレクタ414、415及び4 16はそれぞれ連動して選択動作を行う様に制御されて おり、その結果図1で説明したものと同じ計算結果を偶 数と奇数に対して同時に得ることが出来る。即ち(レ^ $q_0)^j, (\nu^q_2)^j, \cdots \pmod{p} \succeq (\nu^q_1)^j, (\nu^q_3)^n$ j,・・・(mod p)が同時に得られる。

【0092】尚、セレクタをアドレス制御に置き換え、 更にデュアルポートRAMにより偶数に相当するアクセ スと奇数に相当するアクセスを同時に実行する様に構成 し、一つのRAMで二つのレジスタと同じ動作を実現す る様に構成することも可能である。

【0093】図5~図6は、本発明のインターリービン 30 グ順序発生器の第2実施形態を示すブロック図である。 【0094】本実施形態は、図4に示す二つに分割され た(ν ^q₀) ^j (mod p) ~ (ν ^qR - 1) ^j (mod p) 生成部を備 えることにより、インターリーバ対象範囲を超える信号 のスキップを行うように構成されており、図5に示すブ ロックで図2に相当する列数×ブロック入れ替えパター ンT(i)の加算処理が行われ、図6に示すブロックで インターリーバ対象範囲を超える信号のスキップ動作が 実行される。

【0095】図5において、 $(\nu^q_0)^j$ (mod p) $\sim (\nu^q$ $(\nu^{q_0})^j \pmod{p}$ 生成部は、 $(\nu^{q_0})^j \pmod{p}$ 生成部は、 $(\nu^{q_0})^j \pmod{p}$ (mod p)生成部501と、(ν^{q₁})^j,(ν^{q₃})^j,・・・ (mod p)生成部511とに分割されているが、これらの 基本的な動作は図2の、 $(\nu^q_0)^j$ (mod p) $\sim (\nu^q_{R-1})$ ^j (mod p)生成部の動作と同様であるのでその詳細動作 説明は省略する。

【0096】列数設定部506とブロック入れ替えパタ ーンT (i) 発生部505は偶数と奇数で共用できるの で一つで構成し、加算器508によって偶数に対応する インターリービング順序を偶数出力端509から出力

【0089】図4において、図1における乗数レ^qo,レ 50 し、加算器518によって奇数に対応するインターリー

ビング順序を奇数出力端519から出力している。

【0097】これらのインターリービング順序を表す信号に対しインターリーバ対象範囲を超える信号をスキップするのが図6のブロックである。同図において偶数に対応するインターリービング順序信号が602から、奇数に対応するインターリービング順序信号が601から入力する。これらの信号はそれぞれコンバレータ604と605でトータルビット数607と比較され、このトータルビット数以上のものがインターリーバ範囲外としてスキップされる。

【0098】この様にして生成されたインターリーバ範囲内のインターリービング順序信号は切り替えスイッチ608によって元の順番に並び替えられFIFO609に入力される。FIFOの内容がいっぱいになるとFIFO609からはバッファフル(BUFFER FULL)信号が出力され、特に図示していないが、このバッファフル信号が各ブロックに対するホルト(HALT)信号610となって各ブロックの動作が一時停止する。

【0099】最終的なインターリービング順序出力がFIF0609より読み出され、信号が端子611から出 20力されると、ホルト (HALT) 信号が解除され各ブロックの動作が再開される。即ち、FIFO609のバッファリング機能によってインターリービング順序出力611は淀みなく信号を発生することが出来る。

【0100】図7は、図1の有限体上の乗算器103や、図4の有限体上の乗算器403及び413の構成例を示すブロック図である。本実施例の有限体上の乗算器は、乗算701とモジュロー演算702とからなる二つの部分から構成される。モジュロー演算702は、図8に示す比較減算回路801によって構成され、図9に示 30 すような演算901を実行する。

【0101】図9の演算901は、乗算器701の演算結果がバイナリーで1010010110000011であった時、p=10010011でモジュローを取る例を示している。先ず上位8ビットで比較減算されるが、これは比較減算回路801の構成で実現出来る。上位ビットMSBで比較結果を判断してp以上の値ならば減算した値を出力する。同様の処理を1ビットずつシフトしながら最終的にモジュロー演算結果を得ることが出来る。

【0102】以上、本実施形態のインターリービング順序発生器について説明したが、次に、このインターリービング順序発生器を用いて実際にデータの順序入れ替えを行う処理について説明する。

【0103】図10は、RAMに蓄積されたデータの順序入れ替えを行うことによりインターリービング処理を行う方法である。インターリービング順序発生器1001からの信号をRAM1002のアドレス信号としてデータを読み出すことによりインターリービングを行う。例えばインターリービング順序発生器から0.8,4,

12, 2, ・・・7, 15という系列がRAM100 2の読み出しアドレス (RD Adr) に入力したとすると、 アドレス順に並べられて蓄積されているデータの0番目 のデータ、8番目のデータ、・・・がRAM1002 から出力され順序入れ替えが行われる。

20

【0104】図11は、書き込みによりデインターリー ビングを行う方法である。図10の読み出しによるイン ターリービングと同様にインターリービング順序発生器 1101からの信号はRAM1102のアドレスとして 10 入力している。図10と異なる点はこのアドレス信号は 書き込み用アドレスであり、デインターリービング後の データはこのRAM1102に蓄積されることになる。 【0105】例えば上述のインターリーブされたデータ が0番目のデータ、8番目のデータ、・・・の順でRA M1102に入力したとする。インターリービング順序 発生器1101からは図10と同じ0,8,4,12, 2, · · · , 7, 15という系列がRAM1102の書 き込みアドレス (WR Adr) に入力したとする。この結 果、RAM1102には当初の順列に復元して、アドレ ス0,1,2,・・・に対し、0番目のデータ、1番目 のデータ、2番目のデータ、・・・の順に復元され、デ インターリーブが実行される。

【0106】尚、デインターリーブもインターリーブもパターンによって入れ替え可能であり、一方がインターリーブと呼ぶならばもう一方がデインターリーブに、逆に一方をデインターリーブと呼ぶならばもう一方はインターリーブとなる。この様に同じインターリービング順序発生器を用いてインターリーブもデインターリーブも実現出来る。

0 【0107】図12は、この関係を用いてインターリー ブとデインターリーブを同時に一つのインターリービン グ順序発生器1201で実現したものであり、後述する ターボデコーダの外部情報系列と事前情報系列(アプリ オリ)の入れ替え時に用いられるものである。

【0108】同図において、デュアルポートRAM12 02にはアドレス順に受信シンボルに対応したアプリオ リデータが蓄積されている。インターリービングが行わ れた更新期間になるとインターリービング順序発生器1 201からインターリービングパターンに応じて0,

40 8,4,12,2,···,7,15といった系列がR AM1202の読み出しアドレスに入力される。これに 応じてRAM1202からは0番目のデータ、8番目の データ、···が出力される。

【0109】このインターリーブされたデータは、後述するターボデコーダで処理されたあと元のデータ順序に戻すデインターリーブが必要になる。そこで、遅延器1203が挿入されターボデコーダの処理時間分遅らせてデインターリーブ処理が行われる構成になっている。

【0110】例えば、処理されたデータが0番目のデー 50 夕、8番目のデータ、・・・の順でRAM1202に入 カしたとする。インターリービング順序発生器1201から遅延器1203を介した書き込み用アドレス信号は0.8,4,12,2,···,7,15となってRAM1202にはアドレス0,1,2,···に対し、0番目のデータ、1番目のデータ、2番目のデータ、・・・の順に復元されデインターリーブが実行される。

【 O 1 1 1 】 図 1 3 は、以上説明したインターリービング順序発生器 1 3 O 1 とそれを用いてインターリーブ処理を行う為のデュアルポート R A M 1 3 O 3 を具備した本発明のターボエンコーダの実施形態を示すブロック図 10である。

【0112】本実施形態のターボエンコーダも、図15に示す従来のターボエンコーダと同様に、2つのコンポーネントエンコーダ1304と1305を有しており、コンポーネントエンコーダ1304にはインターリーブ処理を行わない情報系列が入力され、コンポーネントエンコーダ1305にはインターリーブ処理された情報系列が入力される。

【0113】そこで、デュアルボートRAM1303の一方のアドレス入力RD Adr1としてアップカウンタ13 2002の出力を入力し、もう一方のアドレス入力RD Adr2としてインターリービング順序発生器1301の出力を入力する。そして、アップカウンタ1302からのアドレス入力RD Adr1により読み出されたデュアルボートRAM1303の情報系列をコンボーネントエンコーダ1304へ入力し、インターリービング順序発生器1301からのアドレス入力RD Adr2により読み出されたデュアルポートRAM1303のインターリーブされた情報系列をコンポーネントエンコーダ1305へ入力する。

【 O 1 1 4 】 図 1 4 は、上述のインターリービング順序 30 発生器 1 4 0 2 とそれを用いてインターリーブ処理及びデインターリーブ処理を行う為のデュアルボート R A M 1 4 0 7 及び 1 4 0 6 を具備した本発明のターボデコーダの実施形態を示すブロック図である。

【0115】情報系列が蓄積されているデュアルボート RAM1406の読み出し用アドレスにはアップカウン タ1401またはインターリービング順序発生器1402が選択スイッチ1403を介して接続されている。ターボデコーディングの各イタレーション処理においてインターリーブを行わない処理に対応したパリティビット401によるデコードとインターリーブを施した処理に対応したパリティビット2によるデコードが存在する。選択スイッチ1403と1404はそれを切り替える為のスイッチであり、ハーフイタレーションに対して奇数回目か偶数回目かによって切り替え信号1405により制御されている。

【 0 1 1 6 】 インターリーブを伴わない処理においては、選択スイッチ 1 4 0 3 はアップカウンタ 1 4 0 1 を選択し、選択スイッチ 1 4 0 4 はパリティビット 1 を選択する。

22

【0117】従って、情報系列が蓄積されているデュアルボートRAM1406の読み出しアドレスにアップカウンタ1401が接続されることになるので、デュアルボートRAM1406からはインターリービングのされていない情報系列が出力される。同時にデュアルポートRAM1407の読み込みアドレスにもスイッチ1403を介してアップカウンタ1401が接続されることになるので、デュアルボートRAM1407からもインターリービングのされていないアプリオリが出力される。

【0118】この二つの信号は加算器1408によって加え合わされ軟入力軟出力復号器(SISO)1410に入力される。SISO1410は、MAP復号を対数上で行う所謂LogMAPあるいはMax-LogMAPで構成されており、加算器1408による加算処理は確率演算における乗算に相当する。

【0119】この加算器1408の演算結果とスイッチ 1404にて選択されたパリティビット1によってMA P演算が実行され、その結果から遅延器1411でタイ ミングを合わせた加算値が加算器1412で減算され次 回のアプリオリとしてデュアルポートRAM1407に 入力される。デュアルポートRAM1407の書き込み 用アドレスには遅延器1409を介して読み出し用アド レスと同じものがタイミングを合わせて入力されている ので情報系列のシンボル位置に対応したアドレスにアプ リオリデータが蓄積されることになる。

【0120】次に、ハーフイタレーションのインターリーブを伴う処理になると、選択スイッチ1403はインターリービング順序発生器1402を選択し、選択スイッチ1404はパリティビット2を選択する。

0121】従って、情報系列が蓄積されているデュアルボートRAM1406の読み出しアドレスにインターリービング順序発生器1402が接続されることになるので、デュアルボートRAM1406からはインターリービングがなされた情報系列が出力される。同時にデュアルボートRAM1407の読み込みアドレスにもスイッチ1403を介してインターリービング順序発生器1402が接続されることになるので、デュアルボートRAM1407からもインターリービングがなされたアプリオリが出力される。

40 【0122】この二つの信号は加算器1408によって加え合わされ軟入力軟出力復号器(SISO)1410に入力される。加算器1408による加算処理は確率演算における乗算に相当する。

【0123】この加算器1408の演算結果とスイッチ 1404にて選択されたパリティピット2によってMA P演算が実行され、その結果から遅延器1411でタイ ミングを合わせた加算値が加算器1412で減算され次 回のアプリオリとしてデュアルポートRAM1407に 入力される。デュアルポートRAM1407の書き込み 50 用アドレスには遅延器1409を介して読み出し用アド

レスと同じものがタイミングを合わせて入力されている ので元のアドレス位置にアプリオリデータが蓄積される ことになる。即ちデインターリーブが施されたことにな る。

【0124】このイタレーション処理によって復号性能 を飛躍的に向上させるのがターボデコーダの特徴であ り、最終的に判定器1413により硬判定がなされ、出 力端1414より復号データが出力される。

[0125]

【発明の効果】本発明によれば、各種のマルチメディア 10 リービングを同時に行った図である。 サービスにおいて、多種類のインターリービングパター ンを用意する必要がある場合であっても、そのために膨 大なメモリ容量を必要とすることなく対応することがで きる。

【0126】また、例えば8イタレーション等の構成で 2 M b p s 以上の受信データ系列の復号を行う場合であ っても、生成されたインターリービングパターンを一度 高速メモリに蓄える為の高速なメモリ容量を必要とする ことなく、更に、生成されたパターンを実際に処理を行 っているターボデコーダ内のインターリービング用RA 20 Mに転送する必要がある場合であっても、そのインター フェースがボトルネックとなる様な大量の転送データ量 を必要とすることなく対応することができる。

【0127】更に、可変レート機能を持たせた場合、頻 繁にインターリーブ長の変更が生じるが、そのような場 合であっても、インターフェース上のボトルネックを助 長する様なことがない最小限のパラメータ転送で実現出 来、マルチメディアサービスにおける転送レートに追随 出来ないといった問題を解消したインターリービング順 序発生器、インターリーバ、ターボエンコーダ及びター 30 ボデコーダを提供することが出来る。

【図面の簡単な説明】

【図1】本発明のインターリービング順序発生器の内、 $(\nu^q_0)^j \pmod{p} \sim (\nu^q_{R-1})^j \pmod{p}$ の生成ブロッ クを示した図である。

【図2】本発明のインターリービング順序発生器の内、 行位置の加算を行ってインターリービング順序を生成す るブロック図である。

【図3】列数C=p-1の場合であって、減算により入 れ替えパターンを 0~C-1とした場合のインターリー 40 ビング順序を生成するブロック図である。

【図4】有限体上の高速乗算器を二つ用意してスキップ しても淀み無く(ν^q_0)^j (modp)~(ν^q_{R-1})^j (mod p)を生成するブロック図である。

【図5】スキップしても淀み無くインターリービング順 序を発生するブロックの内、行位置の加算を行ってイン ターリービング順序を生成するブロック図である。

【図6】インターリービング順序を表す信号に対し、イ ンターリーバ対象範囲を超える信号をスキップするブロ ック図である。

【図7】有限体上の高速乗算器を示す図である。

【図8】モジュロー演算の構成要素を示す図である。

【図9】モジュロー演算の動作を説明した図である。

【図10】読み出しによるインターリービング処理を表 した図である。

【図11】書き込みによるデインターリービング処理を 表した図である。

【図12】デュアルポートRAMから読み出すことによ るインターリービング処理と書き込みによるデインター

【図13】本発明のインターリービング順序発生器を用 いたターボエンコーダを示す図である。

【図14】本発明のインターリービング順序発生器を用 いたターボデコーダを示す図である。

【図15】従来のターボエンコーダの構成例を示す図で ある。

【図16】従来のターボデコーダの構成例を示す図であ

【図17】RAMに蓄積されたインターリービング順序 によりビット単位で並び替えを行う従来のターボデコー ダの構成例を示す図である。

【符号の説明】

101, 102 レジスタ

103 有限体上の高速乗算器

104, 105, 106 セレクタ

107

201 $(\nu^{q_0})^j \pmod{p} \sim (\nu^{q_{R-1}})^j \pmod{p} \varepsilon$ 生成するブロック

零の値を持った定数ブロック 202

pの値を持った定数ブロック 203

204 セレクタ

ブロック入れ替えパターンT(i) 205

二次元配列の列数を設定するブロック 206

207 乗算器

208 加算器

インターリーピング順序出力 209

 $(\nu^q_0)^j \pmod{p} \sim (\nu^q_{R-1})^j \pmod{p} \mathcal{E}$ 301 生成するブロック

ブロック入れ替えパターンT(i) 305

二次元配列の列数ロー1をもった定数ブロッ 306

307 乗算器

308 加算器

インターリービング順序出力 309

401,402 偶数用レジスタ

403 偶数用乗算器


セレクタ 404, 405, 406

4.07 出力


奇数用レジスタ 411,412


50 413 奇数用乗算器


```
25
                セレクタ
                                   1002.
                                          RAM
414,415,416
                                          インターリービング順序発生器
                                   1101
417
      出力
501
      ( \(\nu^{q_0}\)^j, (\(\nu^{q_2}\)^j, · · · · (mod p)を生成
                                   1102
                                          RAM
                                          インターリービング順序発生器
                                   1201
するブロック
502
      零の値を持った定数ブロック
                                   1202
                                          デュアルポートRAM
                                   1203
                                          遅延器
503
      pの値を持った定数ブロック
                                          インターリービング順序発生器
504
      セレクタ
                                   1301
                                          アップカウンタ
 505
      ブロック入れ替えパターンT ( i )
                                   1302
                                          デュアルポートRAM
                                   1303
506
      二次元配列の列数を設定するブロック
                                10 1304
                                          コンポーネントエンコーダ1
      乗算器
 507
                                          コンポーネントエンコーダ 2
                                   1305
 508
      加算器
      偶数に対応するインターリービング順序出力
                                   1401
                                          アップカウンタ
 509
                                          インターリービング順序発生器
 511
                                   1402
      (\nu^{q_1})^{j}, (\nu^{q_3})^{j}, \cdots \pmod{p}を生成
                                                選択スイッチ
するブロック
                                   1403, 1404
                                          切り替え信号
      零の値を持った定数ブロック
                                   1405
 512
                                                デュアルポートRAM
                                   1406, 1407
 513
       pの値を持った定数ブロック
                                   1408
                                          加算器
 514
       セレクタ
                                   1409
                                          遅延器
. 517
      乗算器
                                          軟入力軟出力復号器(SISO)
                                   1410
      加算器
 518
                                          遅延器
      奇数に対応するインターリービング順序出力 20
                                   1411
 519
       奇数に対応するインターリービング順序入力
                                   1412
                                          加算器(減算器)
 601
       偶数に対応するインターリービング順序入力
                                          判定器
                                   1413
 602
                                          復号データ出力
 603,604
           コンパレータ
                                   1414
                                          インターリーバ
                                   1501
 605,606
           スイッチ
                                   1502, 1503
                                                コンポーネントエンコーダ
       トータルビット数を値として持った定数ブロ
 607
                                                インターリーバ
                                   1601, 1602
 ック
                                   1603, 1604
                                                軟入力軟出力デコーダ(復号
       切り替えスイッチ
 608
                                   器) (SISO)
 609
       FIFO
                                   1605
                                          分離器
 610
       ホルト (HALT) 信号
                                   1606, 1607
                                                デインターリーバ
       スキップ後のインターリービング順序出力
 611
                                   1608
                                          判定器
 701
       乗算器
                                          インターリービングを行うデータ系列
                                   1701
 702
       モジュロー演算器
                                   1702
                                          インターリービング順序が蓄積されたRA
 801
       比較減算回路
       上位8ビットで比較減算される様子の説明
 901
                                          インターリービング後のデータ系列
        インターリービング順序発生器
                                   1703
 1001
```




09/10/2004, EAST Version: 1.4.1







09/10/2004, EAST Version: 1.4.1



【図17】

